宇宙用2重ラッチ回路のSEU効果

SEU Effects on Spaceborne Dual Latch Circuits

波多野 裕* Hiroshi HATANO

Abstract : Single-event-upset (SEU) effects on a novel latch circuit with dual feedback loops have been investigated using SPICE. SEU simulation results have confirmed that the newly designed dual latch circuit has high SEU immunity. Single-event-upset immunity for the dual latch circuit is compared to that for the conventional latch circuit, showing that the dual latch circuit is a candidate for a SEU immune spaceborne sequential logic circuit.

1. 緒言

宇宙環境で使用されるCMOS集積回路は放射線の電 離作用の影響が積算されて半永久的特性劣化を生じさせ るトータル・ドーズ効果や単一の高エネルギー荷電粒子に よるラッチアップ現象や回路の一時的誤動作であるシン グル・イベント・アップセット(SEU)に対する耐性強 化が必要である¹¹。

本報告では、SEU耐性を強化した順序論理回路として、 トランジスタ・レベルから回路設計を行い実際に $1.2 \mu m$ CMOSプロセス(実効チャネル長NMOS0.9 μm 、PM OS0.8 μm)²⁾⁻⁶⁾を用いて試作して、試作チップの実測に よりその機能動作を確認することに成功した $2 \equiv 7 \rightarrow 7$ 回路 ⁿに対するSEU耐性をシミュレーションにより検 討した結果を報告する。

2. 2重ラッチ回路

図1にSEU対策を施した2重ラッチ回路のトランジ スタ回路図を示す。従来のラッチ回路と比較すると、D入 力を受けるNMOSとPMOSを除いて1段目のクロッ ク形CMOSインバータ、次のCMOSインバータ及び2 段目のクロック形CMOSインバータの全ての回路部分 が2重になっている。

3. SEUシミュレーション⁸⁾

CMOS回路の内部の逆バイアス状態のPN接合に荷 電粒子が照射されると空乏層に電荷が発生してPN接合 をショートさせる。サブミクロンCMOSプロセスで試作 されたLSIにおける荷電粒子誘起電荷は約400 fCであ る⁹⁾。同一バイアス条件で、この電荷量を変化させ、SE Uの発生を観測して、回路のSEU耐性を検討した。

図2に示す従来のラッチ回路のノードXがハイ・レベルの状態でNMOSのPN接合が逆バイアスの時に荷電粒

2007	年	3	月	5	日	受	理						
*理工	学	郤	1	電	気	電	7	情	報]	Ľ	学	科	

子が入射するという想定でシミュレーションを行った。

図3に示す2重ラッチ回路のノードXがハイ・レベル の状態でNMOSのPN接合が逆バイアスの時に荷電粒 子が入射するという想定でシミュレーションを行った。更 に、ノードYがハイ・レベルの状態でNMOSのPN接合 が逆バイアスの時に荷電粒子が入射するという想定でシ ミュレーションを行った。

従来のラッチ回路に対するシミュレーション結果例を 図4と図5に示す。200 nsにおいて500 fCの荷電粒子誘 起電荷が発生した場合の回路動作を図4に示す。電荷が消 えた後は出力Qが正常なロー・レベルに戻っているため回 路誤動作は発生していない。一方、図5は200 nsで560 fC の荷電粒子誘起電流が発生した場合の回路動作を示すが、 出力Qが200 nsからハイ・レベルになり回路誤動作が発 生していることがわかる。

2重ラッチ回路に対するシミュレーション結果を図 6 から図9に示す。ノードXにおいて5µsにおいて560 fC







図4 従来のラッチ回路のノードXに500 fCの電荷が が誘起された時のシミュレーション結果 Voltage [V] D Voltage [V] 4 CL 2 0 Voltage [V] 4 CL 2 0 Voltage [V] 0 7 7 Q Voltage [V] Q Ó 2µ 4μ 6µ 8µ 10µ 12µ Time [s]

図6 2重ラッチ回路のノードXに560 fCの電荷が が誘起された時のシミュレーション結果



D

図5 従来のラッチ回路のノードXに560fCの電荷が が誘起された時のシミュレーション結果



図7 2重ラッチ回路のノードXに560 fCの電荷が が誘起された時のシミュレーション結果

の荷電粒子誘起電荷が発生した場合の回路動作を図 6 に 示す。ノードYにおいて 5µs において 560 fC の荷電粒子 誘起電荷が発生した場合の回路動作を図 7 に示す。電荷が 消えた後、どちらも電圧レベルが元に戻っているので回路 誤動作は発生していない。文献値 400 fC の 1000 倍の電荷 がノードXに発生した場合を図 8 に、ノードYに発生した 場合を図 9 に示す。どちらの場合も回路誤動作は発生せず、 2 重ラッチ回路のSEU耐性をシミュレーションにより 確認することに成功した。

4. 結言

SEU耐性を強化した順序論理回路として、トランジ スタ・レベルから回路設計を行い実際に 1.2µmCMOS プロセスを用いて試作して、試作チップの実測によりその 機能動作を確認することに成功した2重ラッチ回路に対 するSEU耐性をシミュレーションにより検討した。

従来のラッチ回路が回路誤動作する荷電粒子誘起電荷 のレベルより3桁高い誘起電荷レベルまで、2重ラッチ回 路は正常な回路動作を行うことをシミュレーションによ り確認することに成功した。2重ラッチ回路は宇宙用順序 論理回路として有用な回路である。

2重ラッチ回路に対するビーム照射実験が今後の課題 である。

なお、SEUシミュレーションの動作周波数効果を含む 詳細と2重ラッチ回路のトータル・ドーズ耐放射線性やラ ッチアップ耐性に関する耐放射線性¹⁰⁾⁻¹⁹⁾の報告は別の機 会に譲る。



本研究に関するチップ試作は東京大学大規模集積シス テム設計教育研究センターを通しオンセミコンダクター (株)、日本モトローラ(株)、HOYA(株)、京セラ(株) の協力で行われたものである。

参考文献

1) 波多野 裕, *耐環境CMOS超LSI*, (1996).

- 2) T.Ochiai and H.Hatano," DC characteristic simulation for floating gate neuron MOS circuits", IEE Electronics Letters, vol.35, no. 18, pp.1505-1507, 1999.
- T.Ochiai and H.Hatano," A proposition on floating gate neuron MOS macromodeling for device fabrications", IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences, vol.E82-A, no. 11, pp. 2485-2491, 1999.
- T.Ochiai and H.Hatano," A low temperature DC analysis utilizing a floating gate neuron MOS macromodel", IEICE Trans. Electron., vol.E86-C, pp. 1114 -1116, 2003.
- H.Hatano and T.Ochiai,"77K DC characteristics for floating gate neuron MOS circuits", Proceedings of 4 th European Workshop on Low Temperature Electronics,pp.271-275, 2000.
- H.Hatano and T.Ochiai, "Neuron MOS circuit performance improvements by low temperature operation", Proceedings of 4 th European Workshop on Low Temperature Electronics, pp.271-275,2000.
- 7)波多野 裕,水口隆太郎,"宇宙用高信頼順序論理回路 の設計試作",静岡理工科大学紀要,vol.14,pp.31-35, 2006.



図8 2重ラッチ回路のノードXに 400 pC の電荷が が誘起された時のシミュレーション結果



図9 2重ラッチ回路のノードYに 400 pC の電荷が が誘起された時のシミュレーション結果

- 8)加治寛己, "順序論理回路の耐環境性評価", 静岡理工科 大学 2006 年度卒業論文.
- 9)M. C. Casey et al., "HDB using cascode-voltage switch logic gates for SET tolerant digital designs", IEEE Trans. Nucl. Sci., vol.52, no.6, pp.2510-2515, 2005.
- H. Hatano et al., "CMOS logic circuit optimum design for radiation tolerance", IEE Electronics Letters, vol.19,no23., pp.977-979,1983.
- 11)H. Hatano et al., "Total dose radiation effects on CMOS ring oscillators operating during irradiation", IEEE Electron Device Letters, vol.EDL-4, no.12, pp.435-437, 1983.
- 12)H. Hatano et al., "CMOS shift register circuits for radiationtolerant VLSIs", IEEE Trans. Nuclear Science, vol.NS-31, no.5, pp.1034-1038, 1984.
- 13)H. Hatano et al., "Radiation-tolerant high-performance CMOS VLSI circuit designs", IEEE Trans. Nuclear Science, vol.NS-32.no.6,pp.4031-4035,1985.
- H. Hatano et al., "Radiation-tolerant 50MHz bulk CMOS VLSI circuits utilizing radiation-hard NMOS transistors", IEEE Trans. Nuclear Science, vol. NS-33, no.5,pp.1126-1130, 1986.
- 15)H. Hatano et al., "Total dose radiation-hardened latch-up free CMOS structures for radiation-tolerant VLSI designs", IEEE Trans. Nuclear Science, vol.NS-33, no.6,pp.1505-1509, 1986.
- 16)H. Hatano et al., "A radiation-hardened 10K-gate CMOS gate array", IEEE Trans. Nuclear Science, vol.NS-36, no.6, pp.2435-2438,1989.
- 17)H. Hatano," Radiation hardened high performance CMOS VLSI circuits", IEE PROCEEDINGS-Gvol.139, no.3, p.287-294, 1992.
- 18)H. Hatano et al., "Radiation-hard CMOS VLSI logics for space applications", The Bulletin of SIST, vol.4, p.1-7, 1995.
- 19)波多野, 渋谷, 望月, "ナノ秒6トランジスタ CMOS スタティック RAM の設計試作(1)メモリ・セルと光ビー ム照射実験",静岡理工科大学紀要, vol. 12, p. 109-118, 2004.