# 中計に基づく学生実験用測定評価デバイスの設計試作

## Middle-term Plan Based Electronic Devices Design and Fabrication for Undergraduate Students Experiment Education

# 波多野 裕\*、林 良平\*\*、袴田尚吾\*\*\*、石川貴幸\*\*\*\* Hiroshi HATANO, Ryohei HAYASHI, Shogo HAKAMATA and Takayuki ISHKAWA

Abstract : In order to improve electron devices design and experiment education in the Department of Electrical and Electronics Engineering, six different devices have been designed and fabricated utilizing 1.2  $\mu$ m double polysilicon double metal N-well CMOS technology. The proposed two experiments are possible candidates for device experiments of "Experiments in Electronic Engineering" in the SIST curricula 2008.

## 1. 緒言

2007年3月4日、本学電気電子工学科クリーンルーム において1991年開学時設置設備老朽化に起因する漏水事 故<sup>(1)</sup>が発生し筆頭著者の居室及び実験研究室も冠水した。 本報告では、老朽化した諸設備更新の困難な現状を鑑み、 更に日本国内における大学レベルの集積回路教育の「もの つくり教育」の観点からの大きな進展も考慮に入れて、 1996年に設置された大学共同利用センタ東大VDEC<sup>(2)</sup> を活用した学生実験用測定評価デバイスの設計試作を検 討した結果を報告する。

1993年の本学紀要において「学部学生のための集積回路CAD教育の試み」<sup>(3)</sup>と題して、本学第1期生3年次の 「電子デバイス実験」開始に合わせて、学生実験の「設計 思想」とその内容の一部を報告した。その「設計思想」の 延長上に今回の報告も位置するものである。

本報告は、現カリキュラムの3年前期「電子工学実験」 からクリーンルーム関連テーマが2008年度からの新カリ キュラム3年後期「光応用・電子デバイス実験」へ移行す ることによる「電子工学実験」の集積回路関連テーマ減少 を補うための検討の一環である。本報告で述べる実験内容 はCAD関連1テーマ、測定評価関連1テーマに相当し、 合計2テーマ、学生実験の2回分に関する提案である。

NOT回路、NOR回路、NAND回路、EXOR回路、 NMOSトランジスタ、リングオシレータの6種類のデバ イスを  $1.2 \mu$ m2層アルミNウエルCMOSプロセスで設 計試作した。NMOSの実効チャネル長は  $0.9 \mu$ m、PM OSの実効チャネル長は  $0.8 \mu$ m である。ゲート酸化膜厚 は 25 nm である<sup>(4)-(6)</sup>。

| 2008年2月  | 29日受理                   |
|----------|-------------------------|
| * 理工学部   | 電気電子情報工学科               |
| ** 理工学部  | 電子工学科卒業生(現在 エルナー(株))    |
| *** 理工学部 | 電気電子情報工学科卒業生(現在 スズキ(株)) |
| ****理工学部 | 電気電子情報工学科卒業生(現在(株)オサダ)  |
|          |                         |



図1 既存の学生実験用チップの顕微鏡写真



図2 設計した入出力パッドのレイアウト図



図4 出力バッファーの回路図とレイアウト図

## 2. 入出力パッドの設計

設備更新の困難な現状を鑑み、現行の学生実験で用いて いる測定機器に合わせて入出力パッドの設計を行った。学 生実験で用いられているチップの入出力パッドの顕微鏡 写真を図1に示す。図1の写真にある入出力パッドの大き さ及びパッド間隔をもとにCADツールを用いて入出力 パッドを設計した。設計した入出力パッドのレイアウト図 を図2に示す。パッドの外枠はアルミ、内枠は保護膜境界



を表している。

3. デバイス設計とシミュレーション

過大電圧入力によるゲート破壊防止のため、入力パッド と配線間にn+拡散層で構成した入力保護抵抗を接続し た。図3に入力保護抵抗のレイアウト図を示す。n+拡散 層のシート抵抗は50~70Ω/□、入力保護抵抗の寸法は 幅1.48μm、長さ29.6μmである。従って、入力保護抵抗



図9 NOT回路のレイアウト図



図10 NOR回路のレイアウト図



図11 NAND回路のレイアウト図



の抵抗値は 1.0~1.4 kΩである。

各回路の出力には出力バッファーを接続した。図4に出 カバッファーの論理回路図、トランジスタ寸法、及びレイ





0.6 m 0.4m V8=-5[V]

0.2 m 0 2 パート電圧VG(V) 図 15 NMOSの $V_{c}$ - $I_{p}$ 特性のシミュレーション結果 ・・・① ・ 悲极バイアス  $V_B = -5[V]$  $V_{I(V_{B})} = V_{I(0)} + \gamma \sqrt{V_{B}}$ 酸化膜厚  $_{m} = 250[\Lambda] = 250 \times 10^{-10}[m]$  $\gamma = \left(\frac{l_{ax}}{\varepsilon_{ax}}\right)$ ・酸化膜の誘電率 · · 2  $\sqrt{2q \varepsilon_{si} N}$  $\varepsilon_{ax} = 35.4 \times 10^{-14} [l m^{-1}]$ 電子の電荷量  $q = 1.6 \times 10^{-19} [C]$ ①、②より シリコンの誘電率 - V ((0) × E or  $V_{I(\Gamma_{R})}$  $\varepsilon_m = 11.9 \times 10^{-14} [Fm^{-1}]$ t<sub>ox</sub> 計算の結果、不純物濃度Nは  $N = 2.63 \times 10^{22} [@/m^3]$  $2q \varepsilon_{si}$ 図 16 基板不純物濃度の算出方法

アウト図を示す。Lはゲート長、Wはゲート幅である。 3.1 基本ゲート

図5から図8にNOT(インバータ)回路、NOR回路、 NAND回路、EXOR(排他的論理和)回路の論理回路図、 トランジスタ回路図および真理値表をそれぞれ示す。また、 図9から図12にNOT回路、NOR回路、NAND回路、 EXOR回路のレイアウト図を示す。PMOSのWはNM OSの3倍である。

図13に設計したNOT回路、NOR回路、NAND回 路、EXOR回路の回路シミュレーション結果を示す。設





設計したリングオシレータのトランジスタ回路図

図 17 11 段リングオシレータ



図 18 リングオシレータのレイアウト図



図 20 遅延時間の電源電圧依存性(シミュレーション)

計した基本ゲートが正常に動作することを確認した。また、 オシロスコープのプローブなどの測定系寄生容量 100 pF を想定したシミュレーションを行い4.4 MHz まで動作する ことが判明した。

従って、測定評価の実験テーマでは、この4種類の基本 ゲート回路を用いて、キロヘルツからメガヘルツまでの各 種周波数特性を実測により学習することが可能である。 3.2 NMOSとリングオシレータ

設計した基板端子付きNMOSトランジスタのレイア ウト図を図14に示す。基板バイアスを与えるためトラン ジスタの周りを p + 拡散層で囲み基板端子を設けた。

このNMOSトランジスタを用いることにより、トランジスタのしきい値電圧の基板バイアス依存性のデータを求め、基板不純物濃度を算出する実験が可能になる。図15に、基板バイアスV<sub>B</sub>=0VにおけるV<sub>G</sub>-I<sub>D</sub>特性と基板バイアスV<sub>B</sub>=-5VにおけるV<sub>G</sub>-I<sub>D</sub>特性のシミュレーション結果を示す。このグラフから、ドレイン電流が流れ始めるゲート電圧、即ち、しきい値電圧を求めた。しきい値電圧は、V<sub>G</sub>-I<sub>D</sub>曲線にX軸付近で最小二乗法により接線を引き、その接線とX軸の交点のゲート電圧とした。基板バイアスV<sub>B</sub>=0Vにおけるしきい値電圧は0.95Vであった。基板バイアスV<sub>B</sub>=-5Vにおけるしきい値電圧は1.45Vであった。

この2つの値を用いて図16に示す方法で基板不純物濃度を算出した。式①は基板バイアスがある時と無い時のしきい値電圧の関係を表す教科書レベルの式である。

測定評価の実験テーマでは、試作チップの直流特性の実 測により異なる基板バイアスを与えてしきい値電圧を測 り、実測により基板不純物濃度を算出する実験を行う。

図17に設計した11段リングオシレータの論理回路図と トランジスタ回路図を、図18にリングオシレータのレイ アウト図を示す。また、図19にシミュレーションにより 求めた電源電圧5Vの場合の発振波形を示す。この発振波 形から発振周期Tを求め、n段リングオシレータのインバ ータ1段当たりの遅延時間t<sub>nd</sub>を、

t<sub>pd</sub>=T/(n×2) から算出した。図 20 にシミュレーションにより求めた遅



図 21 基本ゲートの顕微鏡写真

延時間の電源電圧依存性のグラフを示す。

測定評価の実験テーマでは、異なる電源電圧に対してオ シロスコープの発振波形からTを実測して実測により図 20 のグラフを作成する。この実験から電源電圧が回路速 度へ及ぼす影響を体得することができる。

## 4. 試作結果

NOT回路、NOR回路、NAND回路、EXOR回路、 NMOSトランジスタ、リングオシレータの6種類のデバ イスを  $1.2\mu$ m2層アルミNウエルCMOSプロセスで試 作した。NMOSの実効チャネル長は  $0.9\mu$ m、PMOS の実効チャネル長は  $0.8\mu$ mである。ゲート酸化膜厚は 25 nmである。図 21 に4種類の出力バッファー付き基本ゲー トの顕微鏡写真を示す。図 22 にNMOSトランジスタ(右 上) と 11 段リングオシレータ(左下)の顕微鏡写真を示 す。

### 5. 結言

電気電子工学科3年前期「電子工学実験」における学生 実験のテーマを検討するため、CAD関連テーマの1つと して、6種類のデバイスをサブミクロン2層アルミNウエ ルCMOSプロセスで設計した。更に、測定評価関連テー マの1つとして、実測を前提として、6種類のデバイスを サブミクロン2層アルミNウエルCMOSプロセスで試 作した。各回路に入力保護抵抗と出力バッファーを接続す ることにより、微細デバイスの取り扱いに慣れていない学 生でもデバイスを破壊することなく、安定した高周波動作 までの測定評価を行うことが可能である。

なお、チップ試作費用は1ペレットが約千円である。従 って、定員80人として各学生に1ペレット与えても総額 は約8万円である。一方、クリーンルーム維持費は年間 150万円超掛かっている。

本報告は、CAD実験と測定評価実験の2つのテーマが 連動することを必ずしも前提としている訳ではない。即ち、 測定評価用チップをあらかじめ作り貯めしておくことを 想定している。従って、CAD関連テーマ単独の増設、あ るいは、測定評価実験テーマ単独の増設にも対応できる。



図 22 NMOSとリングオシレータの顕微鏡写真

最後に、VDECの存続性に関しては、所謂、地方単科 小規模私立大学の存続性に比較すれば、前者の存続性の方 が後者より遥かに高いと考えるのが妥当である。万が一の ケースでは、例えば10年分800ペレットをあらかじめ作 製しておくことにより次のカリキュラム変更まで対応す ることもできる。

VDEC設置に先立って、1980年代に半導体メーカと 私立大学教員の協力によりマイクロエレクトロニクス研 究開発機構<sup>(3)</sup>が発足し、これが国によるVDEC設立に繋 がった。VDECは産業界と大学の連携した、21世紀の 工学部における「ものつくり教育」の全国レベルのモデ ル・ケースである。半導体分野以外の工学部門、例えば、 ロボット、航空、情報通信、制御エネルギ、バイオ食品分 野などでも、第二のVDECが望まれて久しい。VDEC をモデルとして、日本の理工系教育全体を活性化すること が産業立国を再び可能にする。

なお、本報告で述べた基板不純物濃度算出実験は、ウェ ーハ規格不明の場合に、デバイス測定から推定する方法で ある。得られる不純物濃度はトランジスタのゲート直下の、 しきい値電圧調整用にイオン注入された不純物を含む値 である。得られた値は、推定イオン注入量から見積もって 妥当な結果であると考えられる。

#### 謝辞

本研究に関するチップ試作は東京大学大規模集積シス テム設計教育研究センターを通しオンセミコンダクター (株)、日本モトローラ(株)、HOYA(株)、京セラ(株) の協力で行われたものである。

### 参考文献

1)静岡理工科大学安全委員会事故報告書(2007.3.5)

2) http://www.vdec.u-tokyo.ac.jp

- 3)波多野裕, "学部学生のための集積回路CAD教育の試み,"静岡理工科大学紀要, vol. 2, pp. 27 42, 1993.
- 4)林 良平、"学生実験用測定評価デバイス及びカウンタ 回路の設計"、静岡理工科大学 2007 年度卒業論文.
- 5) 袴田尚吾、"ハザード・フリーLSI回路"、静岡理工科 大学 2007 年度卒業論文(第2章 学生実験用測定評価 デバイスの設計試作)
- 6)石川貴幸、"学生実験用測定評価デバイスの設計試作"、 静岡理工科大学 2007 年度卒業論文.