CMOSメモリ・レジスタ回路のSEU効果

SEU Effects on CMOS Memory Register Circuits

波多野 裕*、鈴木 剛弘** Hiroshi HATANO and Takehiro SUZUKI

Abstract : In order to design radiation-hardened LSIs for space applications, single-event-upset (SEU) effects on CMOS memory register circuits have been investigated using SPICE. A 4-bit memory register has been successfully fabricated utilizing a double polysilicon double metal 1.2 μ m CMOS technology. The register has been confirmed to function correctly by the fabricated chip measurements. SEU simulation results have indicated that the memory register has almost the same order SEU immunity as the conventional circuits that were reported previously, showing usefulness for this proposed SEU simulation method.

1. 緒言

宇宙環境で使用されるCMOS集積回路は放射線の電 離作用の影響が積算されて半永久的特性劣化を生じさせ るトータル・ドーズ効果や単一の高エネルギー荷電粒子に よるラッチアップ現象や回路の一時的誤動作であるシン グル・イベント・アップセット (SEU) に対する耐性強 化が必要である¹⁾。

2008年1月現在、太陽が新たな活動期に入ったと見 られていて、太陽が活動期に入ると、太陽から放出される 電子や陽子などの太陽風によって地上の電子製品の回路 なども影響を受ける可能性が指摘されている。 太陽の活 動が最も激しくなるのは2011~2012年ごろとみ られている。

われわれの研究室(電気電子工学科の光応用・電子デバイス分野)では、トランジスタ・レベルから回路設計を行い実際にチップを試作して、CMOS集積回路に対するSEU効果に関する一連の検討を行い、その結果の一部を既に報告してきた²⁰⁻⁵⁰。

本論文では、CPUで使用されているCMOSメモリ・ レジスタ回路に対するSEU効果を検討した。レジスタは 計算結果の保持、RAM、ROMへのアクセスのためのア ドレス保持などを行う回路である。

4ビットCMOSメモリ・レジスタ回路を設計試作した。 トランジスタ・レベルから回路設計を行い実際に 1.2μm CMOSプロセス(実効チャネル長NMOS0.9μm、PM OS0.8μm)⁶⁾⁻¹⁰⁾を用いてチップを試作して、試作チップ の実測によりその機能動作を確認することに成功した。更 に、この実測により機能動作を確認できたレジスタ回路に 対するSEU耐性をシミュレーションにより検討したの で、それぞれの結果を報告する。

2008年2月	1日受理
* 理工学部	電気電子情報工学科
**理工学部	電気電子情報工学科卒業生
	(現在 浜松ホトニクス(株))

2. 4ビットCMOSメモリ・レジスタ

メモリ・レジスタは1ビットが1つのフリップフロップ によって構成されていてビット数だけフリップフロップ を並べ、書き込み制御信号と読み出し制御信号を全てのフ リップフロップに共通に加えるよう構成される。そのため 全ビット並列書き込み、並列読み出しの回路である。図1 に設計した4ビットCMOSメモリ・レジスタの論理回路 図を示す。フリップフロップは最もシンプルなSRフリッ プフロップを使用した。Wは書き込み制御信号、下は読み 出し制御信号である。



図1 4ビット・メモリ・レジスタの論理回路図

図2に4ビットCMOSメモリ・レジスタのトランジス タ回路図を示す。入力がA0、A1、A2、A3、出力が Q0、Q1、Q2、Q3である。SRフリップフロップは NORゲートを使用し、8トランジスタで構成した。総ト ランジスタ数は88である。

図3に4ビットCMOSメモリ・レジスタのレイアウト 図を示す。1.2µm2層アルミNウエルCMOSデザイン ルールにより設計した。占有面積は140µm×145µmであ



図4に4ビットCMOSメモリ・レジスタの機能動作を 確認するために行った回路シミュレーションの結果を示 す。図の前半部分では 1.1 µs 付近まで読み出し制御信号 **R**がハイのため、出力Q0、Q1、Q2、Q3が入力にか かわらず全て0となっている。次に、1.1µs 付近で書き 込み制御信号Wと読み出し制御信号Rが同時に変化する 時に着目する。Wがローからハイに変化する直前は入力A 0、A1、A2、A3が全て1である。従って、各フリッ プフロップにはデータ1が書き込まれる。同時にRはハイ からローに変化するため、データ1が読み出され、出力Q 0、Q1、Q2、Q3が、次にWがハイからローに変化



図3 メモリ・レジスタのレイアウト図

する 1.7μs 付近まで、1を保持する。1.7μs 以降はWも Rもローであるため、入力A0, A1, A2、A3の変化 がそれぞれ、Q0, Q1, Q2、Q3にそのまま出力され ている。以上の結果から、設計した4ビットCMOSメモ リ・レジスタが正しく動作することが確認できた。

図5に1.2µm2層アルミNウエルCMOSプロセスで 試作した4ビットCMOSメモリ・レジスタの顕微鏡写真



図5 メモリ・レジスタの顕微鏡写真



図6 メモリ・レジスタの実測波形 横軸:25µs/div. 縦軸:5V/div.

を示す。NMOSトランジスタとPMOSトランジスタの ゲート長は1.5μmで、実効チャネル長がNMOSは0.9 μm、PMOSが0.8μmである。ゲート酸化膜厚は25 nmである。

図6に試作した4ビットCMOSメモリ・レジスタの実 測波形を示す。はじめの60µs付近までは書き込み制御信 号Wと読み出し制御信号Rがローであるため、入力A0,



図7 メモリ・レジスタのノードX、ノードY

A1、A2、A3がそのままQ0,Q1,Q2、Q3に 出力されている。次に、Wがローからハイになる時、入力 A0、A1、A2、A3が1になっているため、Wがハイ である 125μ s 付近までの期間では、各フリップフロップ に1が保持されQ0、Q1、Q2、Q3には1が出力され ている。 125μ s 以降はRがハイであるため出力は全て0 である。以上の結果から試作した4ビットCMOSメモ リ・レジスタが正しく動作することが確認できた。

3. SEUシミュレーション

CMOS回路において内部の逆バイアス状態のPN接合に荷電粒子が照射されると空乏層に電荷が発生してPN接合をショートさせる。サブミクロンCMOSプロセス

で試作されたLSIにおける荷電粒子誘起電荷は約 400 fC である¹¹¹。同一バイアス条件で、この電荷量を変化させ、SEUの発生を観測して、回路のSEU耐性を検討した。

図7に示す、入力がA0、出力がQ0の部分のフリップ フロップにおいて回路のノードX(FFのQ)がハイ・レ ベルの状態でNMOSのPN接合が逆バイアスの時に荷 電粒子が入射するという想定でシミュレーションを行っ た。

1.5µsの時刻において、ノードXに500 fCの荷電粒子 誘起電荷が発生した場合のシミュレーション結果を図 8 に示す。出力Q0の論理レベルの一時的低下が見られるが、 電荷が消えた後は元の1レベルに戻り、正しいデータ1を



図8 メモリ・レジスタのノードXに 500 fC の電荷が誘起された時のシミュレーション結果



保持していることが分かる。

図9に、1.5µsの時刻において、ノードXに550fCの 荷電粒子誘起電荷が発生した場合のシミュレーション結 果を示す。この場合は1.5µs以降のWがハイの期間、Q 0が0と誤動作して、SEUが発生していることが分かっ た。

更に、ノードY(FFのQ)がハイ・レベルの状態でN MOSのPN接合が逆バイアスの時に荷電粒子が入射す るという想定でシミュレーションを行った。この場合、各 フリップフロップは0を保持している。1.5µsの時刻に おいて、ノードYに650 fCの荷電粒子誘起電荷が発生し た場合のシミュレーション結果を図10に示す。出力Q0 の論理レベル0の一時的上昇が見られるが、電荷が消え た後は元の0レベルに戻り、正しいデータ0を保持してい ることが分かる。

図 11 に、1.5µs の時刻において、ノードYに 700 fC の荷電粒子誘起電荷が発生した場合のシミュレーション 結果を示す。この場合は1.5µs 以降のWがハイの期間、 Q0が1と誤動作して、SEUが発生していることが分か った。

図9と図11の結果を比較すると、ノードYに荷電粒子 が入射した場合の方が、ノードXに入射した場合よりSE U耐性が大きいことが分かる。これはノードYにはトラン ジスタのゲート容量が4つ分、拡散容量が3つ分接続され ているのに対して、ノードXにはゲート容量が2つ分、拡 散容量が3つ分接続されていて、ノードYの寄生容量が大



図 10 メモリ・レジスタのノードYに 650 fC の電荷が誘起された時のシミュレーション結果



横軸:単位(s) 縦軸:単位(V)

きいためであると考えることができる。

以上のSEUシミュレーションから得られた従来回路 の500 fC あるいは 650 fC というSEU耐性は文献値 400 fC から判断して妥当な結果であると考えられる。

4. 結言

シンプルな構成のSRフリップフロップを用いて4ビットCMOSメモリ・レジスタを設計試作した。トランジ スタ・レベルから回路設計を行い実際に 1.2µmCMOS プロセスによりチップを試作して、試作チップの実測によ りその機能動作を確認することに成功した。

更に、この実測により機能動作を確認できたCMOSメ モリ・レジスタ回路に対するSEU耐性をシミュレーショ ンにより検討した。その結果、今回試作したメモリ・レジ スタは当研究室が既に報告した従来形ラッチ回路のSE U耐性と比較して同程度の耐性であることが判明した。ま た、文献値と比較しても同程度の耐性であることが判明し た。これにより本論分で用いたSEUシミュレーションの 有効性と妥当性がメモリ・レジスタでも確認できた。

本論文で述べたSPICEによりSEU耐性をシミュ レーションで予測可能であるという結果を踏まえて、今後 は、当研究室で設計試作して既にその機能動作を実測によ り確認しているセット優先形SRフリップフロップ、マス タ・スレーブ形JKフリップフロップ、Dラッチ、および Dフリップフロップの4種類の異なる記憶回路を用いた4 種類のメモリ・レジスタ群に対するSEU耐性の比較検討 を行う予定である。更に、2重ラッチ回路のような多重系 を取り入れ、SEU耐性を強化したメモリ・レジスタの設 計などが今後の課題である。

謝辞

メモリ・レジスタに対するSEUシミュレーションに関 しては2007年度卒研生の横井和輝君(現在、三栄ハイ テックス)の協力があった。記して謝意を表す。

本研究に関するチップ試作は東京大学大規模集積シス テム設計教育研究センターを通しオンセミコンダクター (株)、日本モトローラ(株)、HOYA(株)、京セラ(株) の協力で行われたものである。

参考文献

1) 波多野 裕, *耐環境CMOS超LSI*, (1996).

2)H. Hatano et al., "Radiation-hard CMOS VLSI logics for space applications", The Bulletin of Shizuoka Inst. of Sci. & Tech., vol.4, p.1-7, 1995.

- 3)波多野, 渋谷, 望月, "ナノ秒6トランジスタ CMOS スタティック RAM の設計試作(1)メモリ・セルと光ビー ム照射実験",静岡理工科大学紀要, vol. 12, p. 109-118, 2004.
- 4)波多野 裕,水口隆太郎,"宇宙用高信頼順序論理回路の設計試作",静岡理工科大学紀要,vol.14,pp.31-35,2006.
- 5) 波多野 裕, "宇宙用2重ラッチ回路のSEU効果", 静岡理工科大学紀要, vol. 15, pp. 73-76, 2007.
- 6) T.Ochiai and H.Hatano," DC characteristic simulation for floating gate neuron MOS circuits", IEE Electronics Letters, vol.35, no. 18, pp.1505-1507, 1999.
- T.Ochiai and H.Hatano," A proposition on floating gate neuron MOS macromodeling for device fabrications", IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences, vol.E82-A, no. 11, pp. 2485-2491, 1999.
- T.Ochiai and H.Hatano," A low temperature DC analysis utilizing a floating gate neuron MOS macromodel", IEICE Trans. Electron., vol.E86-C, pp. 1114 -1116, 2003.
- H.Hatano and T.Ochiai,"77K DC characteristics for floating gate neuron MOS circuits", Proceedings of 4 th European Workshop on Low Temperature Electronics,pp.271-275, 2000.
- H.Hatano and T.Ochiai, "Neuron MOS circuit performance improvements by low temperature operation", Proceedings of 4 th European Workshop on Low Temperature Electronics, pp.49-53,2000.
- 11)M.C.Casey et al.," HDB using cascode-voltage switch logic gates for SET tolerant digital designs", IEEE Trans. Nucl.Sci.,vol.52,no.6,pp.2510-2515,2005.